AMDs EPYC Venice är det första serverchipset på 2nm — 256 kärnor och 1,6 TB/s minnesbandbredd

Halvledarindustrin passerade en tröskel den 22 juli. AMD meddelade på sitt Advancing AI 2026-event att EPYC Venice – den sjätte generationen av dess server-CPU-serie, byggd på Zen 6-arkitekturen – går in i volymproduktion på TSMC:s 2nm-processnod. Ingen högpresterande datachip har levererats på 2 nm tidigare. Venice är den första.

Flaggskeppskonfigurationen rymmer 256 kärnor och 512 trådar över åtta Core Complex Dies, var och en med 32 Zen 6-kärnor – en 33-procentig ökning i kärndensitet jämfört med den tidigare CCD-designen. Plattformen introducerar en ny SP7-sockel med 16 minneskanaler, vilket ger en total bandbredd på 1,6 TB/s – nästan tre gånger de 614 GB/s som den utgående Turin-generationen erbjuder. PCIe Gen 6 på 64 Gbps och en femte generationens Infinity Fabric kompletterar sammankopplingsstacken.

TSMC:s 2nm-nod gör hoppet från FinFET till GAA (gate-all-around) nanosheet-transistorer – en strukturell förändring som TSMC anger till 10–15 procent högre prestanda vid samma effektförbrukning, eller 25–30 procent lägre effekt vid motsvarande prestanda, med 15 procent högre transistordensitet. AMDs egna benchmark-påstående är en 70-procentig CPU-genomströmningsförbättring jämfört med Turins Zen 5-kärnor. I AI-inferensarbetsbelastningar hävdar AMD 2,2 gånger genomströmningen av NVIDIAs konkurrerande Vera-plattform på 256-kärnnivån.

Venice levereras i fyra produktlinjer. Flaggskeppet EPYC 9006 SP7 är 256-kärnans Agentic AI-del med 5 GHz boost och 128 PCIe Gen6-banor. EPYC 9006X SP7 når max 96 kärnor men kör 5,15 GHz med tre gånger L3-cache per kärna – riktat mot HPC- och simuleringsarbetsbelastningar där latens är viktigare än rå parallelism. En SP8-linje täcker edge- och strömbegränsade installationer med 8 till 128 kärnor. En fjärde SKU, EPYC 9006 LP Verano, bär LPDDR5X-minne och 112 Gbps CPU-till-GPU-bandbredd för rack-skalade AI-chassin.

Total L3-cache över flaggskeppets SKU når 1 152 MB 3D V-Cache – en siffra som blir relevant för AI-modellager som kan hållas på chippet istället för att gå tillbaka till DRAM. AMD har inte offentliggjort priser för någon Venice-variant. Molnleverantörer och OEM-tillverkare förväntas meddela tillgänglighetsfönster oberoende av varandra, med flera stora hyperscalers redan bekräftade som tidiga kunder.

Den konkurrensmässiga kontexten är viktig. Intels nästa Granite Rapids-D-generation är fortfarande på Intel 18A, som fortfarande är månader från volymutbyte i den skala som krävs för en produkt som denna. NVIDIAs skifte mot eget CPU-kisel med Vera och Grace innebär att GPU-leverantören nu också är en direkt konkurrent i CPU-sockeln. Venice landar innan något av alternativen når jämförbar produktionsskala, vilket historiskt översätts till vinstfrekvenser i molnupphandlingscykler som löper 12 till 18 månader framåt.

För AI-arbetsbelastningsoperatörer är minnesbandbreddssiffran den mest omedelbart relevanta. Träning och inferens i stor skala är i första hand bandbreddsbegränsade operationer, och att dubbla den effektiva bandbredden per racknod förändrar kostnad-per-token-matematiken på ett mätbart sätt. Molnoperatörer som har hållit stora GPU-reservationer delvis för att kompensera för CPU-flaskhalsar har nu en alternativ väg. Den matematiken kommer att reda ut sig under de kommande två upphandlingssäsongerna.

Taggar: artificiell intelligens, AMD, EPYC Venice, HPC, server CPU, Zen 6